Projeto Final da Disciplina de Circuitos Lógicos II, ministrada pelo Professor Eudisley Gomes dos Anjos do Centro de Informática da Universidade Federal da Paraíba.
O projeto foi desenvolvido na linguagem de descrição de hardware "verilog" usando a IDE, sigla em inglês para ambiente Integral de Desenvolvimento, "Quartus II".
Lamentamos informar que o projeto não foi finalizado devido à pandemia do COVID-19 (Coronavirus disease). Dado o exposto, algumas falhas não foram corrigidas ou implementadas (como a implementação do limite máximo de 8 reais na máquina e a finalização da programação do troco dado pela máquina quando o valor inserido excede o valor de produtos comprados).
Criado por Diego Reis, Yasmin Medeiros, Raissa Vieira e Matheus Honório.